[pt] DESENVOLVIMENTO DE UM ANALISADOR DE ELEMENTOS DE REDE BASEADO NO PADRÃO GIGABIT ETHERNET

Detalhes bibliográficos
Ano de defesa:	2008
Autor(a) principal:	FERNANDO DINIZ HAMMERLI
Orientador(a):	Não Informado pela instituição
Banca de defesa:	Não Informado pela instituição
Tipo de documento:	Tese
Tipo de acesso:	Acesso aberto
Idioma:	por
Instituição de defesa:	MAXWELL
Programa de Pós-Graduação:	Não Informado pela instituição
Departamento:	Não Informado pela instituição
País:	Não Informado pela instituição
Palavras-chave em Português:	[pt] GIGABIT ETHERNET [pt] ELEMENTO [pt] REDE [en] GIGABIT ETHERNET [en] NETWORK ELEMENT [en] NETWORK
Link de acesso:	https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=12365&idi=1 https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=12365&idi=2 http://doi.org/10.17771/PUCRio.acad.12365
Resumo:	[pt] O objetivo desta dissertação consiste no desenvolvimento e na realização de um analisador de redes e elementos de redes na taxa de 1 Gbps. A tecnologia de lógica programável (FPGA) é utilizada através de uma placa de desenvolvimento ativada por ferramentas computacionais dedicadas a esta aplicação. O módulo realizado é utilizado para caracterizar uma rede e alguns elementos de rede em função da taxa máxima de transmissão de pacotes, número de pacotes perdidos e retardo. Uma comparação entre os resultados fornecidos pelo módulo desenvolvido e um equipamento comercial é apresentada e comentada. Finalmente, as principais vantagens da proposta desta dissertação são destacadas.

Registros relacionados