A complete FPGA evolvable hardware architecture based on virtual reconfiguration: evolving combinational circuits evolving combinational circuits

Detalhes bibliográficos
Ano de defesa:	2020
Autor(a) principal:	Cunha, Bernardo Guerra Pereira
Outros Autores:	Ferreira, Flávia Magalhães Freitas -, Martins, Carlos Augusto Paiva da Silva, 2020-03-27
Orientador(a):	Não Informado pela instituição
Banca de defesa:	Não Informado pela instituição
Tipo de documento:	Tese
Tipo de acesso:	Acesso aberto
Idioma:	por
Instituição de defesa:
Programa de Pós-Graduação:	Não Informado pela instituição
Departamento:	Não Informado pela instituição
País:	Não Informado pela instituição
Palavras-chave em Português:	Dispositivo lógico programável Circuitos gate arrays Computação evolutiva Computação de alto desempenho Circuitos lógicos VHDL (Linguagem descritiva de hardware) Processamento paralelo (Computadores) Simulação (Computadores)
Link de acesso:	http://bib.pucminas.br/teses/EngenhariaEletrica_BernardoGuerraPereiraCunha_8423_Textocompleto.pdf

Registros relacionados