Assinalamento de estados para controladores assíncronos utilizando algoritmo genético

• Ano de defesa: 2013
• Autor(a) principal: Tiago da Silva Curtinhas
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Instituição de defesa: Instituto Tecnológico de Aeronáutica
• Palavras-chave em Português: Circuitos assíncronos; Sistemas digitais; Algoritmos; Engenharia elétrica; Engenharia eletrônica
• Link de acesso: http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=2277

Controladores assíncronos Modo Burst Estendido (MBE) são importantes no projeto de sistemas digitais heterogêneos. Dois passos importantes na síntese lógica dos controladores MBE são os de minimização e assinalamento de estados. No paradigma assíncrono, estes passos, além de encontrarem o melhor assinalamento de estados, que é importante na redução da área de silício, devem atender aos requisitos de corrida crítica e evitarem hazard lógico na etapa de minimização lógica. Como essas etapas são do tipo NP-completo, a solução proposta pela ferramenta 3D, está limitada a especificações de pequeno e médio porte, no caso a especificação MBE. Neste trabalho, propõe-se uma ferramenta chamada SAGAAs que soluciona essas duas etapas. O método SAGAAs (State Assignment using Genetic Algorithm for Asynchronous circuits) trata essas duas etapas utilizando a técnica de busca e otimização estocástica chamada de Algoritmo Genético (AG). O método SAGAAs, permite a realização de assinalamento de estados para especificações MBE de grande porte e foi aplicado a um conjunto de benchmarks. Quando comparada com a ferramenta 3D, a ferramenta SAGAAs voltada para Máquinas de Huffman com Saída Realimentada (MHSR) apresenta bons resultados: no número de variáveis de estados inseridas houve uma redução de 12,00\%; na área houve uma redução de 15,28\% de produtos e uma redução de 14,73\% de literais; no número de chaveamento das variáveis de estados houve uma redução de 30,38\%. Este trabalho mostra a viabilidade do AG na solução das duas etapas da síntese lógica como também satisfaz as restrições de corrida crítica e hazard lógico. Esta tese também propõe um método para minimização e assinalamento de estados para especificações MBE, que é voltada para Máquinas de Huffman (MH). Este método está incorporado na ferramenta SAGAAs e o autor desconhece a existência de uma ferramenta para a especificação MBE na arquitetura MH.