Análise das técnicas TMR e DTMR aplicada a circuitos combinacionais nanométricos

• Ano de defesa: 2018
• Autor(a) principal: Ulloa, Giane Maria dos Santos
• Tipo de documento: Dissertação
• Tipo de acesso: Acesso aberto
• Idioma: por
• Palavras-chave em Português: Engenharia de computação; Microeletrônica; Triple Modular Redundancy (TMR); Diverse Triple Modular Redundancy (DTMR); Nanotecnologia; Falhas computacionais; Hardware; Circuitos integrados; Computer engineering; Microeletronic; Nanotechnology; Computational failures; Integrated circuits
• Link de acesso: http://repositorio.furg.br/handle/1/8086

Os avanços no campo da microeletrônica possibilitaram fabricar dispositivos que utilizam tecnologias nanométricas, aumentando as funcionalidades disponíveis em um chip, e, consequentemente, o número de transistores compondo um mesmo sistema integrado. No entanto, também surgem uma gama de desafios para os projestistas de circuitos integrados. Dentre os principais desafios estão a variabilidade, o envelhecimento e, principalmente, a sensibilidade a falhas. Para lidar com esse último desafio, aplicam-se diversas técnicas capazes de tolerar ou mascarar falhas. A técnica mais utilizada atualmente é a técnica Triple Modular Redundancy ou TMR, que consiste em triplicar um módulo do circuito e fazer com que suas saídas apontem para um circuito votador majoritário. Porém, a desvantagem deste método é que ele aumenta em mais de três vezes a área do circuito, considerando a triplicação dos módulos mais a área do circuito votador majoritário. Uma das alternativas para minimizar este problema é o uso de uma técnica chamada de Diverse Triple Modular Redundancy ou DTMR. A diversidade de projeto visa evitar que erros sejam replicados no circuito e, também, pode, de acordo com os circuitos escolhidos, minimizar a área ocupada, ao mesmo tempo que o torna mais rosbusto com relação a falhas. O objetivo deste trabalho é comparar as técnicas TMR e DTMR aplicadas ao projeto de circuitos em tecnologias nanométricas. Como estudo de caso, as técnicas são aplicadas a circuitos somadores completos de 1 bit e a portas lógicas XOR. Estas funções foram escolhidas baseado na importância para todo e qualquer sistema de computação e também pela possibilidade de serem implementados com diferentes arranjos, capazes de explorar diferentes números de transistores por topologia. Os circuitos utilizados nos experimentos foram implementados utilizando em um primeiro momento a tecnologia CMOS de 32 nm HP. Resultados mostram que, além de adicionar a diversidade de projeto reduzindo as chances de que um mesmo vetor de entrada seja sensível em todos os módulos, a técnica DTMR mostrou apresentar o mesmo grau de robustez que a técnica TMR.