Detalhes bibliográficos
| Ano de defesa: |
2016 |
| Autor(a) principal: |
Avelar, Helder Henrique |
| Orientador(a): |
Não Informado pela instituição |
| Banca de defesa: |
Não Informado pela instituição |
| Tipo de documento: |
Dissertação
|
| Tipo de acesso: |
Acesso aberto |
| Idioma: |
por |
| Instituição de defesa: |
Não Informado pela instituição
|
| Programa de Pós-Graduação: |
Não Informado pela instituição
|
| Departamento: |
Não Informado pela instituição
|
| País: |
Não Informado pela instituição
|
| Palavras-chave em Português: |
|
| Link de acesso: |
http://repositorio.furg.br/handle/1/8729
|
Resumo: |
Latches e flip-flops são componentes de fundamental importância para o projeto de circuitos integrados. A maior parte dos circuitos integrados atuais são projetados por meio do fluxo de células padrão. Essa metodologia utiliza como componentes básicos portas lógicas previamente projetadas e caracterizadas de uma biblioteca de células padrão. Latches e Flip-Flops estão presentes nesta biblioteca. Com a constante diminuição na dimensão dos transistores, novas bibliotecas são necessárias a cada novo nodo tecnológico. As portas lógicas, incluindo os elementos sequenciais, precisam ser re-projetados e re-validados. Considerando os altos custos inerentes à validação em silício de circuitos sequenciais, surge a necessidade do desenvolvimento de técnicas que tornem esse processo mais simples e barato. Esse trabalho propõe um método para geração automática de circuitos de autoteste para células sequenciais em bibliotecas de células, por meio do desenvolvimento de vetores de teste que possam ser aplicados utilizando máquinas de estados finitos. |
