Modelagem analítica de transistores SOI de canal gradual com porta dupla

Detalhes bibliográficos
Ano de defesa: 2008
Autor(a) principal: Ferreira, Francisco Antonio Lunalvo Porfida
Orientador(a): Não Informado pela instituição
Banca de defesa: Não Informado pela instituição
Tipo de documento: Dissertação
Tipo de acesso: Acesso aberto
Idioma: por
Instituição de defesa: Centro Universitário da FEI, São Bernardo do Campo
Programa de Pós-Graduação: Não Informado pela instituição
Departamento: Não Informado pela instituição
País: Não Informado pela instituição
Palavras-chave em Português:
Link de acesso: https://repositorio.fei.edu.br/handle/FEI/404
Resumo: Apresenta-se neste trabalho o desenvolvimento de um modelo analítico para transistores nMOSFET de porta dupla (Double-Gate - DG) com canal gradual (Graded-Channel - GC) fabricados em tecnologia Silício sobre Isolante (Silicon-On-Insulator SOI), válido desde o regime de inversão fraca até a inversão forte. A estrutura de porta dupla permite o melhor controle das cargas no canal, resultando em menor ocorrência de efeitos de canal curto, inclinação de sublimiar próxima do ideal, maior corrente de dreno e maior transcondutância. A estrutura de canal gradual consiste na utilização de uma concentração de dopantes assimétrica na região de canal, ou seja, o canal é dividido em duas regiões com concentrações de dopantes distintas, cada qual com seu comprimento, sendo que a região próxima ao dreno possui a concentração de dopantes menor, o que minimiza o campo elétrico perto do dreno. Unidas, estas estruturas apresentam uma série de características desejáveis a circuitos analógicos, como uma significativa melhora na condutância de dreno o que leva a uma maior tensão Early, proporcionando um maior ganho intrínseco. Através do uso de modelos analíticos disponíveis na literatura para transistores de porta dupla, considerando uma estrutura equivalente representada por dois transistores de diferentes concentrações de dopantes ligados em série com portas curto-circuitadas, cada dispositivo simulando uma região do canal do transistor DG GC SOI nMOSFET, obteve-se um primeiro modelo da estrutura completa, de forma iterativa. Comparações entre este modelo iterativo e simulações numéricas bidimensionais demonstraram um excelente ajuste, com erro máximo de 11 %, obtido na curva de transcondutância em função da tensão de porta. Observou-se também que este modelo equivalente ofereceu ótimo ajuste quando comparado a resultados experimentais, com erro máximo de 7 %, novamente na curva de transcondutância. A partir da validação do modelo equivalente frente a resultados de simulação e experimentais, este modelo foi utilizado como base para o desenvolvimento de um modelo analítico. O modelo analítico desenvolvido foi também comparado a simulações bidimensionais e resultados experimentais, apresentando um ótimo ajuste nas características de corrente de dreno versus tensão aplicada e suas derivadas, em todos os regimes de operação.