Projeto de um sistema de pilhas para uma família de processadores dedicados de alto desempenho.

Bibliographic Details
Main Author: Bernal Noreña, Alvaro
Publication Date: 1992
Format: Master thesis
Language: por
Source: Biblioteca Digital de Teses e Dissertações da USP
Download full: https://www.teses.usp.br/teses/disponiveis/3/3140/tde-11122024-091347/
Summary: Em muitas aplicações, os dados são organizados em pilhas. As pilhas são um mecanismo de armazenamento de dados, que são usualmente implementadas como um arranjo de registradores, cujos conteúdos são manipulados conforme as estruturas last in first out. Estas são geralmente usadas com outras unidades funcionais. Processadores com arquitetura orientada a pilhas fazem amplo uso delas para o armazenamento temporal de dados, as diferentes operações executadas, envolvem os dados nelas armazenados. As pilhas permitem gerar compiladores eficientes de linguagens de alto nível. Este trabalho descreve o projeto hierárquico e o desempenho de um sistema de pilhas de 32 bits (1,2 micra DLM-CMOS), para ser usado num processador dedicado a interpretação da linguagem FORTH. O projeto da pilha de dados apresenta uma estrutura que permite executar instruções FORTH complexas num só ciclo de instrução. Apresentam-se o conjunto de instruções, a célula básica, os resultados de simulação e a arquitetura. De igual forma síntese da lógica de controle, e as características de sincronização. O tamanho das pilhas (total de 2k-bits) foi de seis milímetros. Ambas as pilhas apresentam um tempo de acesso de 12 nanosegundos, fornecendo ao microprocessador a possibilidade de operar ate 28 MHz.
id USP_3067daae9b9e647e6516173f9cc97843
oai_identifier_str oai:teses.usp.br:tde-11122024-091347
network_acronym_str USP
network_name_str Biblioteca Digital de Teses e Dissertações da USP
repository_id_str 2721
spelling Projeto de um sistema de pilhas para uma família de processadores dedicados de alto desempenho.Untitled in englishBatteriesPilhasProcessadoresProcessorsEm muitas aplicações, os dados são organizados em pilhas. As pilhas são um mecanismo de armazenamento de dados, que são usualmente implementadas como um arranjo de registradores, cujos conteúdos são manipulados conforme as estruturas last in first out. Estas são geralmente usadas com outras unidades funcionais. Processadores com arquitetura orientada a pilhas fazem amplo uso delas para o armazenamento temporal de dados, as diferentes operações executadas, envolvem os dados nelas armazenados. As pilhas permitem gerar compiladores eficientes de linguagens de alto nível. Este trabalho descreve o projeto hierárquico e o desempenho de um sistema de pilhas de 32 bits (1,2 micra DLM-CMOS), para ser usado num processador dedicado a interpretação da linguagem FORTH. O projeto da pilha de dados apresenta uma estrutura que permite executar instruções FORTH complexas num só ciclo de instrução. Apresentam-se o conjunto de instruções, a célula básica, os resultados de simulação e a arquitetura. De igual forma síntese da lógica de controle, e as características de sincronização. O tamanho das pilhas (total de 2k-bits) foi de seis milímetros. Ambas as pilhas apresentam um tempo de acesso de 12 nanosegundos, fornecendo ao microprocessador a possibilidade de operar ate 28 MHz.In many applications, data are conveniently organized in a stack structure. A stack is a mean of organizing data which is implemented through a set of registers whose contents are managed on a Last-In-First-Out (LIFO) basis. A stack is commonly used with arithmetic and logic operations, comparison blocks and for saving the return address for subprogram calls. Also, it facilitates the evaluation of expressions and minimizes the control overhead needed to store data. The processors with oriented stack architecture, also called stack machines, use a stack extensively for temporary data storage and execution of all operations on the data stored there. A stack on a fixed-data-type machine is very efficient since no address need be compiled. This extensive use of stacks leads to the creation of efficient high-level language compilers [1], resulting in very efficient machine code execution. The processor operational units find all the data in a predefined location which is implied by the operation code itself, and no explicit address is required to be decoded, resulting in faster instruction execution. Forth is a structured programming language [2], where most operations communicate only through a stack. This language uses a two stack programming model: the operand stack and a control flow stack. In this work, we present in a hierarchical approach, the design and performance of a 32 bits Stack Structure (1.2 µm DLM-CMOS) for being used in the FORTH directed microprocessor with stack-based architecture. The cell used in the operand stack design leads to a structure which permits both a sequential addressing, like as RAM structure and to shift the data stored into the stack, like as shift register bank, allowing to execute some composite Forth instructions in one instruction cycle. So, this fact represents the main characteristic of this cofigurationThe instruction set, the structure of a basic cell, simulation results and architecture are shown. Also, the control logic synthesis and its timing are exposed. The size of 32 bits 32 words operand stack was 3.97 mm and the size the cell used was 62.25 µm x 58.05 µm. The size of the 1 k - bit return stack was 1.97 mm and the size the cell used was 54 µm x 43.06 µm. Both the operands and return stack cells have an access time of 12 ns allowing to the microprocessor operate at 28 MHz.Biblioteca Digitais de Teses e Dissertações da USPNoije, Wilhelmus Adrianus Maria VanBernal Noreña, Alvaro 1992-10-27info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfhttps://www.teses.usp.br/teses/disponiveis/3/3140/tde-11122024-091347/reponame:Biblioteca Digital de Teses e Dissertações da USPinstname:Universidade de São Paulo (USP)instacron:USPLiberar o conteúdo para acesso público.info:eu-repo/semantics/openAccesspor2024-12-11T11:18:02Zoai:teses.usp.br:tde-11122024-091347Biblioteca Digital de Teses e Dissertaçõeshttp://www.teses.usp.br/PUBhttp://www.teses.usp.br/cgi-bin/mtd2br.plvirginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.bropendoar:27212024-12-11T11:18:02Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)false
dc.title.none.fl_str_mv Projeto de um sistema de pilhas para uma família de processadores dedicados de alto desempenho.
Untitled in english
title Projeto de um sistema de pilhas para uma família de processadores dedicados de alto desempenho.
spellingShingle Projeto de um sistema de pilhas para uma família de processadores dedicados de alto desempenho.
Bernal Noreña, Alvaro
Batteries
Pilhas
Processadores
Processors
title_short Projeto de um sistema de pilhas para uma família de processadores dedicados de alto desempenho.
title_full Projeto de um sistema de pilhas para uma família de processadores dedicados de alto desempenho.
title_fullStr Projeto de um sistema de pilhas para uma família de processadores dedicados de alto desempenho.
title_full_unstemmed Projeto de um sistema de pilhas para uma família de processadores dedicados de alto desempenho.
title_sort Projeto de um sistema de pilhas para uma família de processadores dedicados de alto desempenho.
author Bernal Noreña, Alvaro
author_facet Bernal Noreña, Alvaro
author_role author
dc.contributor.none.fl_str_mv Noije, Wilhelmus Adrianus Maria Van
dc.contributor.author.fl_str_mv Bernal Noreña, Alvaro
dc.subject.por.fl_str_mv Batteries
Pilhas
Processadores
Processors
topic Batteries
Pilhas
Processadores
Processors
description Em muitas aplicações, os dados são organizados em pilhas. As pilhas são um mecanismo de armazenamento de dados, que são usualmente implementadas como um arranjo de registradores, cujos conteúdos são manipulados conforme as estruturas last in first out. Estas são geralmente usadas com outras unidades funcionais. Processadores com arquitetura orientada a pilhas fazem amplo uso delas para o armazenamento temporal de dados, as diferentes operações executadas, envolvem os dados nelas armazenados. As pilhas permitem gerar compiladores eficientes de linguagens de alto nível. Este trabalho descreve o projeto hierárquico e o desempenho de um sistema de pilhas de 32 bits (1,2 micra DLM-CMOS), para ser usado num processador dedicado a interpretação da linguagem FORTH. O projeto da pilha de dados apresenta uma estrutura que permite executar instruções FORTH complexas num só ciclo de instrução. Apresentam-se o conjunto de instruções, a célula básica, os resultados de simulação e a arquitetura. De igual forma síntese da lógica de controle, e as características de sincronização. O tamanho das pilhas (total de 2k-bits) foi de seis milímetros. Ambas as pilhas apresentam um tempo de acesso de 12 nanosegundos, fornecendo ao microprocessador a possibilidade de operar ate 28 MHz.
publishDate 1992
dc.date.none.fl_str_mv 1992-10-27
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://www.teses.usp.br/teses/disponiveis/3/3140/tde-11122024-091347/
url https://www.teses.usp.br/teses/disponiveis/3/3140/tde-11122024-091347/
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv
dc.rights.driver.fl_str_mv Liberar o conteúdo para acesso público.
info:eu-repo/semantics/openAccess
rights_invalid_str_mv Liberar o conteúdo para acesso público.
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.coverage.none.fl_str_mv
dc.publisher.none.fl_str_mv Biblioteca Digitais de Teses e Dissertações da USP
publisher.none.fl_str_mv Biblioteca Digitais de Teses e Dissertações da USP
dc.source.none.fl_str_mv
reponame:Biblioteca Digital de Teses e Dissertações da USP
instname:Universidade de São Paulo (USP)
instacron:USP
instname_str Universidade de São Paulo (USP)
instacron_str USP
institution USP
reponame_str Biblioteca Digital de Teses e Dissertações da USP
collection Biblioteca Digital de Teses e Dissertações da USP
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da USP - Universidade de São Paulo (USP)
repository.mail.fl_str_mv virginia@if.usp.br|| atendimento@aguia.usp.br||virginia@if.usp.br
_version_ 1826319286669410304

Similar Items