IPSoCGen platform - Framework for MP/SoC generation - Silva, Ânderson Ignacio da (2023)
Arquiteturas System-on-Chip (SoC) abrangem múltiplos elementos de processamento e um barramento de comunicação em um único circuito integrado, oferecendo substancial paralelismo e uma alta largura de banda de comunicação. Essa disposição resulta em significativos benefícios de desempenho ao mesmo tempo em que mantém um baixo consumo de energia. No entanto, projetar e verificar sistemas complexos de VLSI apresenta desafios e frequentemente envolve a utilização de blocos de construção funcionais pre definidos e certificados, referidos como Propriedade Intelectual (IP). O estado da arte na geração de design foca mais na abstração de alto nível por meio de bibliotecas basea das em linguagem Scala, limitando a flexibilidade do hardware gerado. Este trabalho representa um notável avanço ao introduzir uma plataforma para construir sistemas con figuráveis que facilitam a interconexão de IPs pré-projetados por meio de uma Rede em Chip (NoC). Os nós dentro dessa rede incluem processadores ou qualquer sistema autô nomo de manipulação de dados que aderem a protocolos padronizados pela indústria. Isso possibilita o mapeamento de múltiplos processos independentes ou interconectados em vários aglomerados de nós, permitindo que eles funcionem autonomamente. A inter face amigável dessa plataforma permite a especificação de parâmetros globais, simulação, depuração, geração de RTL, síntese e o carregamento de código de aplicação baseado em FPGA. Além disso, o protocolo de interface de comunicação possibilita a integração de Núcleos de Propósito Especial ao barramento interno ou Interface NoC, aprimorando as sim a adaptabilidade e extensibilidade do sistema. Os principais domínios de aplicação idealizados para essa plataforma incluem Processamento de Imagem/Visão Computacional e motores de Inteligência Artificial. Para demonstrar a viabilidade do fluxo de design e explorar os benefícios de desempenho derivados do paralelismo, algoritmos básicos de processamento de imagem foram implementados como aplicações de prova de conceito. Dada a capacidade da plataforma de gerar tanto SoCs quanto MPSoCs, ambos os projetos foram produzidos e avaliados usando a aplicação de processamento de imagem. Essas avaliações revelaram as vantagens e limitações de cada configuração de sistema. Embora essa implementação inicial forneça insights valiosos, esforços adicionais são necessários para enriquecer o diretório de hardware dos nós e aprimorar aspectos de segurança e confiabilidade. A plataforma final apresentada é capaz de gerar múltiplas topologias de projeto, proporcionando flexibilidade para testar esses sistemas até as etapas de emulação e prototipagem, onde o desempenho e a correção podem ser avaliados.