PBIW : um esquema de codificação baseado em padrões de instrução

Detalhes bibliográficos
Autor(a) principal: Batistella, Rafael Fernandes
Data de Publicação: 2008
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
Texto Completo: https://hdl.handle.net/20.500.12733/1606929
Resumo: Orientador: Rodolfo Jardim de Azevedo
id UNICAMP-30_686f47372772079818aa2623e7f7cd34
oai_identifier_str oai::423602
network_acronym_str UNICAMP-30
network_name_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository_id_str
spelling PBIW : um esquema de codificação baseado em padrões de instruçãoPBIW : an encoding technique based on instruction patternsCompressão de dados (Computação)Arquitetura de computadorMemória cacheCompiladores (Computadores)Data compression (Computer science)Computer architectureCompiling (Electronic computers)Cache memoryOrientador: Rodolfo Jardim de AzevedoDissertação (mestrado) - Universidade Estadual de Campinas, Instituto de ComputaçãoResumo: Trabalhos não muito recentes já mostravam que o aumento de velocidade nas memórias DRAM não acompanha o aumento de velocidade dos processadores. Mesmo assim, pesquisadores na área de arquitetura de computadores continuam buscando novas abordagens para aumentar o desempenho dos processadores. Dentro do objetivo de minimizar essa diferença de velocidade entre memória e processador, este trabalho apresenta um novo esquema de codificação baseado em instruções codificadas e padrões de instruções ¿ PBIW (Pattern Based Instruction Word). Uma instrução codificada não contém redundância de dados e é armazenada em uma I-cache. Os padrões de instrução, de forma diferente, são armazenados em uma nova cache, chamada Pattern cache (P-cache) e são utilizados pelo circuito decodificador na preparação da instrução que será repassada aos estágios de execução. Esta técnica se mostrou uma boa alternativa para estilos arquiteturais conhecidos como arquiteturas VLIW e EPIC. Foi realizado um estudo de caso da técnica PBIW sobre uma arquitetura de alto desempenho chamada de 2D-VLIW. O desempenho da técnica de codificação foi avaliado através de experimentos com programas dos benchmarks MediaBench, SPECint e SPECfp. Os experimentos estáticos avaliaram a eficiência da codificação PBIW no aspecto de redução de código. Nestes experimentos foram alcançadas reduções no tamanho dos programas de até 81% sobre programas codificados com a estratégia de codifica¸c¿ao 2D-VLIW e reduções de até 46% quando comparados á programas utilizando o modelo de codificação EPIC. Experimentos dinâmicos mostraram que a codificação PBIW também é capaz que gerar ganhos com relação ao tempo de execução dos programas. Quando comparada à codificação 2D-VLIW, o speedup alcançado foi de at'e 96% e quando comparada à EPIC, foi de até 69%Abstract: Past works has shown that the increase of DRAM memory speed is not the same of processor speed. Even though, computer architecture researchers keep searching for new approaches to enhance the processor performance. In order to minimize this difference between the processor and memory speed, this work presents a new encoding technique based on encoded instructions and instruction patterns - PBIW (Pattern Based Instruction Word). An encoded instruction contains no redundancy of data and it is stored into an I-cache. The instruction patterns, on the other hand, are stored into a new cache, named Pattern cache (P-cache) and are used by the decoder circuit to build the instruction to be executed in the execution stages. This technique has shown a suitable alternative to well-known architectural styles such as VLIW and EPIC architectures. A case study of this technique was carried out in a high performance architecture called 2D-VLIW. The performance of the encoding technique has been evaluated through trace-driven experiments with MediaBench, SPECint and SPECfp programs. The static experiments have evaluated the PBIW code reduction efficiency. In these experiments, PBIW encoding has achieved up to 81% code reduction over 2D-VLIW encoded programs and up to 46% code reduction over EPIC encoded programs. Dynamic experiments have shown that PBIW encoding can also improve the processor performance. When compared to 2D-VLIW encoding, the speedup was up to 96% while compared to EPIC, the speedup was up to 69%MestradoArquitetura de ComputadoresMestre em Ciência da Computação[s.n.]Azevedo, Rodolfo Jardim de, 1974-Barros, Edna Natividade da SilvaCentoducatte, Paulo CesarUniversidade Estadual de Campinas (UNICAMP). Instituto de ComputaçãoPrograma de Pós-Graduação em Ciência da ComputaçãoUNIVERSIDADE ESTADUAL DE CAMPINASBatistella, Rafael Fernandes20082008-02-28T00:00:00Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdf122p. : il.(Broch.)https://hdl.handle.net/20.500.12733/1606929BATISTELLA, Rafael Fernandes. PBIW: um esquema de codificação baseado em padrões de instrução. 2008. 122p. Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1606929. Acesso em: 27 fev. 2025.https://repositorio.unicamp.br/acervo/detalhe/423602porreponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)instname:Universidade Estadual de Campinas (UNICAMP)instacron:UNICAMPinfo:eu-repo/semantics/openAccess2017-02-18T05:10:12Zoai::423602Biblioteca Digital de Teses e DissertaçõesPUBhttp://repositorio.unicamp.br/oai/tese/oai.aspsbubd@unicamp.bropendoar:2017-02-18T05:10:12Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)false
dc.title.none.fl_str_mv PBIW : um esquema de codificação baseado em padrões de instrução
PBIW : an encoding technique based on instruction patterns
title PBIW : um esquema de codificação baseado em padrões de instrução
spellingShingle PBIW : um esquema de codificação baseado em padrões de instrução
Batistella, Rafael Fernandes
Compressão de dados (Computação)
Arquitetura de computador
Memória cache
Compiladores (Computadores)
Data compression (Computer science)
Computer architecture
Compiling (Electronic computers)
Cache memory
title_short PBIW : um esquema de codificação baseado em padrões de instrução
title_full PBIW : um esquema de codificação baseado em padrões de instrução
title_fullStr PBIW : um esquema de codificação baseado em padrões de instrução
title_full_unstemmed PBIW : um esquema de codificação baseado em padrões de instrução
title_sort PBIW : um esquema de codificação baseado em padrões de instrução
author Batistella, Rafael Fernandes
author_facet Batistella, Rafael Fernandes
author_role author
dc.contributor.none.fl_str_mv Azevedo, Rodolfo Jardim de, 1974-
Barros, Edna Natividade da Silva
Centoducatte, Paulo Cesar
Universidade Estadual de Campinas (UNICAMP). Instituto de Computação
Programa de Pós-Graduação em Ciência da Computação
UNIVERSIDADE ESTADUAL DE CAMPINAS
dc.contributor.author.fl_str_mv Batistella, Rafael Fernandes
dc.subject.por.fl_str_mv Compressão de dados (Computação)
Arquitetura de computador
Memória cache
Compiladores (Computadores)
Data compression (Computer science)
Computer architecture
Compiling (Electronic computers)
Cache memory
topic Compressão de dados (Computação)
Arquitetura de computador
Memória cache
Compiladores (Computadores)
Data compression (Computer science)
Computer architecture
Compiling (Electronic computers)
Cache memory
description Orientador: Rodolfo Jardim de Azevedo
publishDate 2008
dc.date.none.fl_str_mv 2008
2008-02-28T00:00:00Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv (Broch.)
https://hdl.handle.net/20.500.12733/1606929
BATISTELLA, Rafael Fernandes. PBIW: um esquema de codificação baseado em padrões de instrução. 2008. 122p. Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1606929. Acesso em: 27 fev. 2025.
identifier_str_mv (Broch.)
BATISTELLA, Rafael Fernandes. PBIW: um esquema de codificação baseado em padrões de instrução. 2008. 122p. Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação, Campinas, SP. Disponível em: https://hdl.handle.net/20.500.12733/1606929. Acesso em: 27 fev. 2025.
url https://hdl.handle.net/20.500.12733/1606929
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv https://repositorio.unicamp.br/acervo/detalhe/423602
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
122p. : il.
dc.publisher.none.fl_str_mv [s.n.]
publisher.none.fl_str_mv [s.n.]
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
instname:Universidade Estadual de Campinas (UNICAMP)
instacron:UNICAMP
instname_str Universidade Estadual de Campinas (UNICAMP)
instacron_str UNICAMP
institution UNICAMP
reponame_str Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
collection Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP)
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da Universidade Estadual de Campinas (UNICAMP) - Universidade Estadual de Campinas (UNICAMP)
repository.mail.fl_str_mv sbubd@unicamp.br
_version_ 1829136581540184064

Registros relacionados