Geração de memórias de programa em Verilog compatível com a plataforma Pitanga - Tondo, Maria Flávia Borrajo (2023)
Este estudo compara o uso de Diagramas de Decisão Binária (BDDs) e técnicas de redução de circuitos combinacionais na geração de descrições de hardware em Verilog, a partir da memória de processadores didáticos. Os BDDs oferecem representações eficientes de funções Booleanas, enquanto as técnicas de redução simplificam circuitos. Explorou-se o processador Neander para aplicação desses métodos e geração de código Verilog, sendo feita a avaliação no âmbito da otimização de circuitos combinacionais na plataforma Pitanga/inPlace.