Otimização e Paralelismo de Programas em Arquiteturas de Memória de Múltiplos Níveis

Detalhes bibliográficos
Autor(a) principal: THIAGO CARRIJO NASCIUTTI
Data de Publicação: 2016
Tipo de documento: Dissertação
Título da fonte: Portal de Dados Abertos da CAPES
Texto Completo: https://sucupira.capes.gov.br/sucupira/public/consultas/coleta/trabalhoConclusao/viewTrabalhoConclusao.jsf?popup=true&id_trabalho=4581477
id BRCRIS_dd646cb6d10af0715b1bcdf1e6c1b34b
network_acronym_str CAPES
network_name_str Portal de Dados Abertos da CAPES
dc.title.pt-BR.fl_str_mv Otimização e Paralelismo de Programas em Arquiteturas de Memória de Múltiplos Níveis
title Otimização e Paralelismo de Programas em Arquiteturas de Memória de Múltiplos Níveis
spellingShingle Otimização e Paralelismo de Programas em Arquiteturas de Memória de Múltiplos Níveis
Processing in parallel Shared memory systems
Arquitetura de multiprocessadores
THIAGO CARRIJO NASCIUTTI
title_short Otimização e Paralelismo de Programas em Arquiteturas de Memória de Múltiplos Níveis
title_full Otimização e Paralelismo de Programas em Arquiteturas de Memória de Múltiplos Níveis
title_fullStr Otimização e Paralelismo de Programas em Arquiteturas de Memória de Múltiplos Níveis
Otimização e Paralelismo de Programas em Arquiteturas de Memória de Múltiplos Níveis
title_full_unstemmed Otimização e Paralelismo de Programas em Arquiteturas de Memória de Múltiplos Níveis
Otimização e Paralelismo de Programas em Arquiteturas de Memória de Múltiplos Níveis
title_sort Otimização e Paralelismo de Programas em Arquiteturas de Memória de Múltiplos Níveis
topic Processing in parallel Shared memory systems
Arquitetura de multiprocessadores
publishDate 2016
format masterThesis
url https://sucupira.capes.gov.br/sucupira/public/consultas/coleta/trabalhoConclusao/viewTrabalhoConclusao.jsf?popup=true&id_trabalho=4581477
author_role author
author THIAGO CARRIJO NASCIUTTI
author_facet THIAGO CARRIJO NASCIUTTI
dc.contributor.authorLattes.fl_str_mv http://lattes.cnpq.br/3893306617200646
dc.contributor.advisor1.fl_str_mv JAIRO PANETTA
dc.contributor.advisor1Lattes.fl_str_mv http://lattes.cnpq.br/0852675456496193
dc.contributor.advisor1orcid.por.fl_str_mv https://orcid.org/0000-0002-7798-3979
dc.publisher.none.fl_str_mv INSTITUTO TECNOLÓGICO DE AERONÁUTICA
publisher.none.fl_str_mv INSTITUTO TECNOLÓGICO DE AERONÁUTICA
instname_str INSTITUTO TECNOLÓGICO DE AERONÁUTICA
dc.publisher.program.fl_str_mv ENGENHARIA ELETRÔNICA E COMPUTAÇÃO
dc.description.course.none.fl_txt_mv ENGENHARIA ELETRÔNICA E COMPUTAÇÃO
reponame_str Portal de Dados Abertos da CAPES
collection Portal de Dados Abertos da CAPES
spelling CAPESPortal de Dados Abertos da CAPESOtimização e Paralelismo de Programas em Arquiteturas de Memória de Múltiplos NíveisOtimização e Paralelismo de Programas em Arquiteturas de Memória de Múltiplos NíveisOtimização e Paralelismo de Programas em Arquiteturas de Memória de Múltiplos NíveisOtimização e Paralelismo de Programas em Arquiteturas de Memória de Múltiplos NíveisOtimização e Paralelismo de Programas em Arquiteturas de Memória de Múltiplos NíveisOtimização e Paralelismo de Programas em Arquiteturas de Memória de Múltiplos NíveisOtimização e Paralelismo de Programas em Arquiteturas de Memória de Múltiplos NíveisProcessing in parallel Shared memory systems2016masterThesishttps://sucupira.capes.gov.br/sucupira/public/consultas/coleta/trabalhoConclusao/viewTrabalhoConclusao.jsf?popup=true&id_trabalho=4581477authorTHIAGO CARRIJO NASCIUTTIhttp://lattes.cnpq.br/3893306617200646JAIRO PANETTAhttp://lattes.cnpq.br/0852675456496193https://orcid.org/0000-0002-7798-3979INSTITUTO TECNOLÓGICO DE AERONÁUTICAINSTITUTO TECNOLÓGICO DE AERONÁUTICAINSTITUTO TECNOLÓGICO DE AERONÁUTICAENGENHARIA ELETRÔNICA E COMPUTAÇÃOENGENHARIA ELETRÔNICA E COMPUTAÇÃOPortal de Dados Abertos da CAPESPortal de Dados Abertos da CAPES
identifier_str_mv NASCIUTTI, THIAGO CARRIJO. Otimização e Paralelismo de Programas em Arquiteturas de Memória de Múltiplos Níveis. 2016. Tese.
dc.identifier.citation.fl_str_mv NASCIUTTI, THIAGO CARRIJO. Otimização e Paralelismo de Programas em Arquiteturas de Memória de Múltiplos Níveis. 2016. Tese.
_version_ 1741888736232210432

Registros relacionados