Mostrando 1 - 20 resultados de 48 para a busca 'parallel hardware time programming', tempo de busca: 0,16s

1

... mostraram fazer um uso dos recursos de hardware de uma forma bem dinâmica e nossos resultados mostram...

Towards a benchmark for performance and power consumption evaluation of parallel programming interfaces

Publicado em 2019
Dissertação

2

Assuntos: ...Parallel Programming...

High-level programming abstractions for stream parallelism on gpus

Publicado em 2020
Dissertação

5

7

... ser realizado através dos denominados contadores de hardware, que trazem informações precisas sobre o estado...

Otimização de desempenho utilizando contadores de hardware

Publicado em 2000
Dissertação

8

... 4.0 consists of the sequence of steps/processes used as metric evaluations in relation to time, economy...

Algorithms assistance of the car maneuvers during parallel and perpendicular parking

Publicado em 2023
Tese

12

Assuntos: ...Parallel Programming...

Data and stream parallelism optimizations on GPUs

Publicado em 2022
Dissertação

14

... uma arquitetura focada em paralelismo a ser embarcada em hardware dedicado. Através da exploração de paralelismo...

Análise e construção de aceleradores em hardware para o cálculo do menor caminho em planejamento de rotas de robôs

Publicado em 2024
Tese

15

... uma arquitetura focada em paralelismo a ser embarcada em hardware dedicado. Através da exploração de paralelismo...

Análise e construção de aceleradores em hardware para o cálculo do menor caminho em planejamento de rotas de robôs

Publicado em 2024
Tese

16

Assuntos: ...Parallel programming (Computer science)...

Aceleração de métodos de processamento sísmico com OpenCL

Publicado em 2017
Dissertação

19

Assuntos: ...Parallel Distributed Systems. Reverse Time Migration RTM. Speedup. Efficiency. Scalability. OpenMP...

Escalabilidade Paralela de um Algoritmo de Migração Reversa no Tempo (RTM) Pré-empilhamento

Publicado em 2012
Dissertação

20

... an innovative parallel hardware architecture for the SW algorithm, incorporating a systolic array structure that...

Proposed FPGA-Based hardware architectures for acceleration of Smith-Waterman and K-Mers algorithms

Publicado em 2024
Tese