Estudo comparativo entre técnicas de controle lineares e não-lineares implementadas em FPGA aplicadas a um inversor de tensão NPC três níveis monofásicos - Pedroso, Marcelo Dias (2013)
Este trabalho apresenta um estudo comparativo, o projeto e a implementação de técnicas de controle lineares e não-lineares aplicadas em conversores estáticos de energia elétrica. O principal objetivo deste estudo é controlar, tanto a tensão de saída como o equilíbrio das tensões dos capacitores do barramento CC (Corrente Contínua) de um inversor NPC (Neutral Point Campled) três níveis monofásico. As técnicas de controle utilizadas são o PID (Proporcional-Integral-Derivativo), o ANLPID-GGF (Adaptive Non Linear PID – Gaussian Like Gain Functions), o LQR (Linear Quadratic Regulator) e o SDRE (State Dependent Riccati Equation). O ANLPID-GGF é uma proposta de otimização do controlador PID convencional utilizando funções de ganhos variáveis. Todos os controladores são projetados para manter os mesmos pólos dominantes (autovalores) do sistema em malha fechada de acordo com o modelo do conversor. Desta forma é possível realizar uma comparação mais coerente entre as quatro técnicas de controles estudadas. Com a determinação dos pólos dominantes do sistema é realizado o projeto dos controladores LQR e SDRE por alocação de pólos. Com o projeto por alocação de pólos pode-se evitar os sobre sinais comuns nas aplicações que utilizam controladores LQR e SDRE. Através da análise comparativa entre os quatro controladores, pode-se identificar as características distintas de cada método. Desta forma, também é proposta uma implementação paralela de controladores onde é feita uma associação ponderada entre as leis de controle, dando origem a uma estratégia de controle adaptativo ponderado que melhora o desempenho do sistema, tanto em tempo de resposta quanto na redução dos overshoots. As quatro técnicas de controle utilizadas e a estratégia proposta do controle adaptativo são implementadas em FPGA (Field Programmable Gate Array), utilizando a ferramenta DSP Builder para desenvolvimento e compilação do código HDL (Linguagem de Descrição de Hardware). Resultados de simulações e experimentais são apresentados com o objetivo de validar o desenvolvimento teórico proposto.