Circuitos analógicos em tecnologia CMOS digital. - Martinez, Aldo Orlando Bravo (1992)
Neste trabalho apresentamos uma análise das não idealidades que existem nos circuitos a capacitores chaveados (SCC), propondo algumas técnicas para minimizá-las. Utilizando uma tecnologia CMOS digital com um único nível de polisilício, estudamos o comportamento linear do capacitor MOS polarizado em acumulação. Os resultados obtidos foram aplicados ao projeto de amplificadores operacionais, para implementar um filtro de segunda ordem. São apresentadas duas versões: uma projetada com amplificadores a transcondutância como elementos ativos e outra com amplificadores completamente diferenciais visando uma melhora na faixa dinâmica e velocidade.