Assis, T. R. d. (2009). Analysis of transistor sizing and folding effectiveness to mitigate soft errors.
Referência de acordo com a norma ChicagoAssis, Thiago Rocha de. Analysis of Transistor Sizing and Folding Effectiveness to Mitigate Soft Errors. 2009.
Referência de acordo com a norma MLAAssis, Thiago Rocha de. Analysis of Transistor Sizing and Folding Effectiveness to Mitigate Soft Errors. 2009.
Nota: a formatação da citação pode não corresponder 100% ao definido pela respectiva norma, para gerenciar as citações recomenda-se a utilização do software Zotero
, que permite o upload automático das referências do Oasisbr.