Detalhes bibliográficos
| Ano de defesa: |
2025 |
| Autor(a) principal: |
Silva, Pedro Henrique Penna da [UNESP] |
| Orientador(a): |
Não Informado pela instituição |
| Banca de defesa: |
Não Informado pela instituição |
| Tipo de documento: |
Dissertação
|
| Tipo de acesso: |
Acesso aberto |
| Idioma: |
por |
| Instituição de defesa: |
Universidade Estadual Paulista (Unesp)
|
| Programa de Pós-Graduação: |
Não Informado pela instituição
|
| Departamento: |
Não Informado pela instituição
|
| País: |
Não Informado pela instituição
|
| Palavras-chave em Português: |
|
| Link de acesso: |
https://hdl.handle.net/11449/310376
|
Resumo: |
Os transistores de nanofios de porta ômega (Ω-gate) surgiram como uma possível evolução dos dispositivos FinFETs, pois, devido à sua estrutura cilíndrica, apresentam um melhor acoplamento eletrostático entre porta e canal, o que resulta em um menor efeito de canal curto e maior imunidade a radiação. Além disso, alguns estudos indicam que esses transistores são adequados para aplicações analógicas de alto ganho e alta frequência. O regulador linear de baixa queda de tensão (LDO) é um bloco analógico comumente utilizado no desenvolvimento de circuitos integrados. Normalmente ele é utilizado com o intuito de atenuar uma possível oscilação na tensão de alimentação, fornecendo uma tensão de saída estável para polarizar os demais blocos do circuito integrado. Neste trabalho, o regulador linear de baixa queda de tensão foi projetado utilizando transistores de nanofio com porta ômega considerando a metodologia de gm/ID. Esses transistores foram medidos experimentalmente e modelados utilizando o método da Look Up Table (LUT) e descrição em Verilog-A. A validação do modelo dos transistores foi realizada considerando que o erro do modelo fosse inferior a 1% e só então os LDOs foram projetados considerando gm/ID de 7V-1 e 8V-1 com capacitâncias de carga de 10pF e 100pF com capacidade de fornecer uma corrente de saída de 100μA e tensão de saída de 1,5V. Os transistores do LDO polarizados com gm/ID igual a 8V-1 apresentaram melhores resultados que o projetado com gm/ID igual a 7V-1, atingindo um ganho de malha de 52,2dB, um produto ganho-largura de banda (GBW) de 5,9MHz para carga de 10pF, com a regulação de carga de 27V/A e a rejeição da fonte de alimentação (PSR) de 41dB. Com intuito de realizar uma comparação com uma tecnologia similar, foi utilizado um LDO desenvolvido com transistores de nanofio vertical MOSFET de porta ao redor (V-GAANW) polarizados em gm/ID de 8V-1 e com a mesma carga de 10pF reportado em [35] . Ao se comparar o LDO projetado com nanofios verticais com o desenvolvido com nanofios de porta ômega, com gm/ID de 8V-1e carga de 10pF, o LDO desenvolvido com transistores ômega obteve melhor resultado em todas as figuras de mérito. Além disso, uma análise da influência da variação de gm/ID (de 5V⁻¹ a 16V⁻¹) revelou que o ganho do amplificador de erro (AEA) cresce com gm/ID, melhorando a regulação de carga. Onde para 16V-1 obteve-se um AEA de 51,9 dB, resultando numa regulação de carga de 1,62V/A. O ganho de malha aberta também cresce com gm/ID melhorando a regulação de linha. Para gm/ID igual a 16V⁻¹, o ganho de malha aberta atingiu 82,67dB, proporcionando uma PSR de -80,42dB e uma regulação de linha de 0,09 mV/V. Entretanto, observou-se que o aumento de gm/ID reduz a largura de banda da PSR de 17 kHz para 5V-1 até 80Hz para 16V-1, evidenciando um compromisso entre rejeição de fonte e resposta em frequência. A análise da tensão de alimentação (VDD) mostrou que sua redução impacta diretamente a faixa utilizável de gm/ID, podendo comprometer o funcionamento do LDO caso transistores críticos saiam da saturação ou se desliguem. Assim, torna-se essencial equilibrar a escolha de VDD e a polarização dos transistores para otimizar o desempenho do regulador. Os resultados obtidos destacam os transistores nanofios de porta ômega como uma alternativa eficiente para a implementação de LDOs em tecnologias avançadas, garantindo alta performance e eficiência energética. |
