Redes em chip irregulares para tolerância a falhas e atendimento de tempo real - Cardoso, Elisio Breno Garcia (2021)
As redes-em-chip surgiram devido à necessidade de comunicar de forma eficiente dezenas de núcleos de sistemas multiprocessados em um único chip. Desde então, tornaram-se um dos principais paradigmas de comunicação para esse tipo de sistema, com diversos modelos arquiteturais sendo propostos ao longo dos anos. Os projetos buscam atender principalmente restrições relacionadas à latência média, área da rede, consumo de energia, dentre outros. Os projetos atuais também abrangem a arquitetura da rede, com a geração de topologias que proporcionam desempenho otimizado para aplicações específicas. Este trabalho propõe uma heurística para a geração de topologias tolerantes a falhas capazes de entregar os pacotes de tempo real por um caminho alternativo dentro da rede em caso de falha em um canal. Para avaliar a solução proposta, foi utilizado um simulador em SystemC desenvolvido para criar topologias irregulares, rotear pacotes com restrição de tempo real, algoritmo de roteamento baseado em uma tabela de roteamento e injeção de falhas nos canais.