Analytical speedup modeling for parallel applications with variable memoryaccess delay in symmetric architectures - Furtunato, Alex Fabiano de Araújo (2021)
Vários modelos analíticos criados desde o trabalho pioneiro de Amdahl exploraram aspectos tais como variação no tamanho do problema, tamanho da memória, sobrecarga de comunicação e sobrecarga de sincronização. Contudo, atrasos no acesso à memória são considerados constantes. Esses atrasos podem variar, por exemplo, de acordo com o número de núcleos usados, a relação entre as frequências do processador e da memória e o tamanho do problema. Dado os diferentes tamanhos de problemas e o grande número de configurações possíveis de frequência operacional e número de núcleos que as arquiteturas atuais podem oferecer, modelos de speedup adequados para descrever tais variações entre essas configurações são bastante desejáveis para decisões de escalonamento offline ou online. Esta tese apresenta um novo modelo analítico de speedup que considera variações no atraso médio de acesso à memória para descrever o efeito limitador da barreira de memória em aplicações paralelas em arquiteturas homogêneas de memória compartilhada. Os resultados experimentais indicam que a modelagem proposta captura bem o comportamento da aplicação. A proposta apresentada nesse trabalho mostra que incorporar parâmetros que refletem as características intrínsecas das aplicações tem vantagens sobre modelos estatísticos como os baseados em aprendizagem de máquina. Os experimentos também mostram que a modelagem de aprendizagem de máquina convencional pode precisar de uma ordem de magnitude a mais de medições para atingir o mesmo nível de acurácia em comparação com o modelo proposto.