ANDREATTA, A. A. (2009). [en] A GRAPH PARTITIONING HEURISTIC FOR THE PARALLEL PSEUDO-EXHAUSTIVE LOGICAL TEST OF VLSI COMBINATIONAL CIRCUITS.
Referência de acordo com a norma ChicagoANDREATTA, ALEXANDRE ALBINO. [en] A GRAPH PARTITIONING HEURISTIC FOR THE PARALLEL PSEUDO-EXHAUSTIVE LOGICAL TEST OF VLSI COMBINATIONAL CIRCUITS. 2009.
Referência de acordo com a norma MLAANDREATTA, ALEXANDRE ALBINO. [en] A GRAPH PARTITIONING HEURISTIC FOR THE PARALLEL PSEUDO-EXHAUSTIVE LOGICAL TEST OF VLSI COMBINATIONAL CIRCUITS. 2009.
Nota: a formatação da citação pode não corresponder 100% ao definido pela respectiva norma, para gerenciar as citações recomenda-se a utilização do software Zotero
, que permite o upload automático das referências do Oasisbr.