Simulação e caracterização elétrica de diodos de ultra baixa potência implementados em tecnologia SOI - Mora, L. P. (2013)
Os dispositivos SOI CMOS estão entre os transistores planares de melhor desempenho, graças à presença de uma camada de óxido enterrado abaixo da região ativa da lâmina, que minimiza os efeitos causados pela redução das dimensões (escalamento), aumenta a densidade de integração em lâminas de silício propiciando um menor custo de fabricação e permite uma menor capacitância parasitária associada aos dispositivos, que resulta na redução de dissipação de potência. Devido ao princípio construtivo da tecnologia SOI, é possível obter baixo consumo de potência, sem comprometer o funcionamento do dispositivo, pois o mesmo garante a manutenção da corrente direta enquanto diminui a corrente reversa e corrente de fuga, em comparação à tecnologia MOS. Nesta tecnologia, é possível implementar diodos de ultra baixa potência (Ultra Low Power – ULP). O diodo ULP consiste em uma associação série de transistores SOI, um nMOS com o dreno conectado à porta de um pMOS, e este último com a porta conectada à fonte do nMOS. Este trabalho tem como objetivo realizar a simulação e caracterização elétrica de diodos implementados utilizando transistores construídos em tecnologia SOI, sejam eles diodos MOS padrão ou diodos de ultra baixa potência. Ao longo do trabalho foram estudados diodos com diferentes concentrações de dopantes e, consequentemente, com diferentes tensões de limiar. Foram utilizados como figura de mérito, a corrente direta e reversa, relação entre correntes de condução e desligamento (ION/IOFF), e inclinação de sublimiar para avaliar o comportamento elétrico dos diodos ULP, obtidos através da combinação de transistores implementados na tecnologia de fabricação da Universidade Católica de Louvain (UCL). Verificou-se que os transistores que compõem o diodo ULP atuam de diferentes formas, sendo o nMOS responsável pela condução em corrente direta e o pMOS responsável pela condução em corrente de fuga/reversa, e que a tensão de limiar do dispositivo ULP é próxima a do transistor nMOS. Em comparação ao MOS convencional, o diodo ULP possui menor corrente de condução e menor corrente de desligamento, o que influencia diretamente no consumo de potência. Observou-se também que, existem casos em que o diodo ULP se comporta como um MOS convencional, situação esta indesejável, visto que o comportamento do dispositivo é o mesmo de um diodo composto por um único transistor com porta e dreno curto-circuitados, porém com a desvantagem de ocupar um maior espaço dentro da lâmina de silício. Isto ocorre, para valores de tensão de limiar do transistor nMOS muito altos e também para valores de tensão de limiar para transistor pMOS muito baixos.